



Prova di simulazione d'esame di stato di istruzione secondaria superiore

Prova di simulazione d'esame di stato ad Indirizzo *Elettronica*

Tema di: Elettrotecnica ed Elettronica

Il candidato svolga obbligatoriamente almeno tre dei sei punti che compongono il tema.

L'azienda *Electro-System* riceve una commessa per lo sviluppo di un sistema audio Hi-Fi in forma integrata. Per realizzare l'impianto completo, è necessario lo sviluppo di più circuiti fra loro interconnessi.

Le specifiche di massima sono le seguenti:

Alimentazione per gli stadi A-B-C-D = $\pm 15V$


Potenza d'uscita $P_o = 2 \times 25W @ 8\Omega / ch$

Banda passante: BW 20Hz-24kHz a -3dB

Equalizzazione attiva a 8 bande con $A_v = \pm 12dB$ centrate nelle seguenti frequenze:

| I | II | III | IV | V | VI | VII | VIII |
|----|-----|-----|-----|----|----|-----|------|
| 64 | 128 | 250 | 500 | 1k | 2k | 4k | 10k |

Lo schema di massima dell'impianto da intendersi per un solo canale deve essere così composto:






Prova di simulazione d'esame di stato di istruzione secondaria superiore

Ulteriori specifiche del sistema:

P.to 1)

Il progetto prevede tre stadi d'ingresso che devono essere dotati di un controllo potenziometrico sul segnale. Lo stadio deve essere dotato di passa alto con pulsazione minima a $\omega = 125 \text{ rad/sec}$ ed impedenza pari a $50 \text{ k}\Omega$ circa.

- Si dimensioni il filtro in questione scegliendo componenti commercialmente disponibili.




- Si tracci in modo qualitativo il grafico di ampiezza e fase dello stadio e se ne calcoli il guadagno e la fase della funzione di trasferimento (**f.d.t.**) alle pulsazioni:

$$\omega_1 = 20 \text{ rad/sec}$$

$$\omega_2 = 800 \text{ rad/sec}$$

Prova di simulazione d'esame di stato di istruzione secondaria superiore

Si prevede l'inserimento di un primo stadio d'ingresso (**A**), ove l'amplificazione in centro banda deve essere pari a **$Av=6dB$** e la BW deve del tipo passa alto, rispettando le seguenti specifiche generali: $[fL=20Hz@-3dB]$.




- Si dimensionino tutti i componenti, se ne scelgano i valori commerciali più prossimi e si verifichino le prestazioni dello stadio (frequenze a -3dB e banda ottenuta nonché guadagno **$Av=6dB$**).
- Si scelga l'Op.Amp. in modo da avere il giusto swing alla frequenza più alta per una tensione massima in uscita pari a 12V. Si calcoli lo SR minimo necessario e si indichi quali fra gli Op. Amp. presenti in allegato potrebbero essere idonei.
- Si calcoli la R_{p1} in modo da limitare la **Vos** del sistema.

Prova di simulazione d'esame di stato di istruzione secondaria superiore

P.to 2)

Lo stadio successivo (**B**) dovrà essere uno stadio sommatore nel quale, in questa prima fase progettuale, se ne omette il selettore digitale o meccanico della sorgente interessata all'amplificazione.

Questo stadio dovrà prevedere un'amplificazione pari a $Av=4dB$ con una BW del tipo P-Alto dotando il sistema di una rete feedback con frequenza minima uguale alla f_L dello stadio A [20Hz @-3dB].




Il candidato deve:

- Dare dei nomi progressivi di riferimento ai componenti dello stadio in modo da prevedere una coerente lista generale materiali **BOM (Bill of Materials)**
- Dimensionare completamente i componenti necessari scegliendo in fine componenti commerciali.
- Verificare le differenze di progetto con i componenti commerciali impiegati
- Scegliere un Amplificatore Operazionale commerciale ipotizzando una V_{out} massima pari a 12V.
- Si considerino gli altri due ingressi dai quali giungono i segnali V_{02} e V_{03} e se ne indichino sullo schema i valori necessari per i condensatori e per i resistori d'ingresso e se ne siglino i riferimenti nello schema.
- Si tracci il diagramma di ampiezza e fase del sistema in modo qualitativo, riferendosi ad un solo ingresso, nel dominio delle pulsazioni ω

Prova di simulazione d'esame di stato di istruzione secondaria superiore

P.to 3)

Il segnale amplificato incontra una batteria di filtraggio attivo (**stadio C**) composta da 8 stadi a filtro Notch/Passa-Banda la cui attenuazione/amplificazione dovrà essere di circa $\pm 12\text{dB}$ così come specificato in precedenza. Di seguito si ha lo schema tipico del filtro.



- Si dimensionino almeno quattro degli otto stadi a filtro attivo, centrandoli alle frequenze specificate in tabella e se ne traccino in modo approssimativo le bande così ottenute su un unico grafico semilogaritmico.



Prova di simulazione d'esame di stato di istruzione secondaria superiore

Per il punto precedente, è richiesto un dimensionamento imponendo i seguenti vincoli:

| Av | C1,C2,R1,R2,R3 | Q | ω_0 |
|------------------------|---|--|---|
| $1 + \frac{R_2}{3R_1}$ | C1=10C2; R3=10R2 R2=10R1 | >1 $\sqrt{2 + \frac{R_2}{R_1}} \cdot \frac{10 \frac{R_2}{R_1}}{31 \frac{R_2}{R_1}}$ | $\frac{1}{10 \cdot R_2 C_2} \cdot \sqrt{2 + \frac{R_2}{R_1}}$ |

Si prevedano l'impiego di potenziometri del tipo slider

- S'impieghino componenti commerciali disponibili e si effettuino i controlli dei parametri ottenuti con i componenti, in particolare:
 1. Av (in dB e in modo adimensionale)
 2. Le pulsazioni ω per ogni banda considerata per gli stadi dimensionati
- Si calcolino le BW di ogni filtro centrato sulle nuove pulsazioni derivanti dai componenti commerciali utilizzati.
- Si riportino in tabella i nuovi valori impiegati e le gli eventuali scostamenti nelle frequenze di centro banda

Equalizzazione attiva a 8 bande con Av=±12dB centrate nelle seguenti frequenze:


| | I (Hz) | II(Hz) | III(Hz) | IV(Hz) | V(Hz) | VI(Hz) | VII(Hz) | VIII(Hz) |
|---|---------------|---------------|----------------|---------------|--------------|---------------|----------------|-----------------|
| Freq. Teorica richiesta | 64 | 128 | 250 | 500 | 1k | 2k | 4k | 10k |
| Freq Reale da componenti impiegati | | | | | | | | |
| Componenti impiegati | | | | | | | | |

- In coerenza con la **BOM** si diano i riferimenti adeguati ai componenti impiegati per il progetto degli otto stadi (nello schema **B** si considerino le sigle dei componenti come riferimenti indicativi per il progetto e non per la BOM finale).

Prova di simulazione d'esame di stato di istruzione secondaria superiore

P.to 4)

Lo stadio sommatore di seguito riportato ha un guadagno $A_v=1$ e accoppia le otto uscite degli otto filtri, inoltre, si deve prevedere la presenza di un resistore d'attenuazione (non riportato nello schema) che funga da bypass tra la V_o e la V_{in} di tutti gli stadi costituenti il blocco C.




- Si dimensiona il sistema in modo da rispettare la frequenza minima nella BW
- Si dimensiona il resistore d'attenuazione (non rappresentato nello schema precedente) in modo che lo stadio sommatore abbia globalmente un'amplificazione generale pari a: $A_v=1$
- Nello schema generale che si dovrà tracciare alla fine, il candidato dovrà indicare ove dovrà essere connesso il resistore d'attenuazione dimensionato al punto precedente.
- Si dia un'indicazione sugli eventuali componenti commerciali disponibili sul mercato.

Prova di simulazione d'esame di stato di istruzione secondaria superiore

P.to 5)

Il sistema impiega un circuito integrato LM1875 di produzione Texas Instruments e deve gestire un carico da 8Ω erogando una potenza di circa 25W per ogni canale.



- Si dimensionino i componenti in modo da rispettare la banda passante del progetto.
- S'imponga un guadagno in banda pari a circa 26dB
- Si calcoli il valore di tensione minima che l'alimentazione dovrà avere per garantire la potenza d'uscita desiderata.
- Si dimensionino i filtri passivi in ingresso facendo coincidere le loro frequenze di taglio con la banda passante del sistema.



Prova di simulazione d'esame di stato di istruzione secondaria superiore

P.to 6)

- Utilizzando la tabella in allegato, si compili la BOM complessiva del sistema relativa a tutti gli stadi progettati.
- Si disegni uno schema di massima relativo al circuito d'alimentazione (completo di trasformatore) necessario per avere una tensione duale indicando, eventualmente, la presenza di condensatori anti disturbo.
- Si rediga una breve relazione tecnica indicando le prestazioni ottenute e i risultati raggiunti nel progetto.



Prova di simulazione d'esame di stato di istruzione secondaria superiore

Alcuni valori standardi dei condensatori commercialmente disponibili

| | | | | | | |
|--------|-------|--------|----------|-----------|------------|------------|
| 1,0 pF | 10 pF | 100 pF | 1.000 pF | 10.000 pF | 100.000 pF | 1,0 microF |
| 1,2 pF | 12 pF | 120 pF | 1.200 pF | 12.000 pF | 120.000 pF | 1,2 microF |
| 1,5 pF | 15 pF | 150 pF | 1.500 pF | 15.000 pF | 150.000 pF | 1,5 microF |
| 1,8 pF | 18 pF | 180 pF | 1.800 pF | 18.000 pF | 180.000 pF | 1,8 microF |
| 2,2 pF | 22 pF | 220 pF | 2.200 pF | 22.000 pF | 220.000 pF | 2,2 microF |
| 2,7 pF | 27 pF | 270 pF | 2.700 pF | 27.000 pF | 270.000 pF | 2,7 microF |
| 3,3 pF | 33 pF | 330 pF | 3.300 pF | 33.000 pF | 330.000 pF | 3,3 microF |
| 3,9 pF | 39 pF | 390 pF | 3.900 pF | 39.000 pF | 390.000 pF | 3,9 microF |
| 4,7 pF | 47 pF | 470 pF | 4.700 pF | 47.000 pF | 470.000 pF | 4,7 microF |
| 5,6 pF | 56 pF | 560 pF | 5.600 pF | 56.000 pF | 560.000 pF | 5,6 microF |
| 6,8 pF | 68 pF | 680 pF | 6.800 pF | 68.000 pF | 680.000 pF | 6,8 microF |
| 8,2 pF | 82 pF | 820 pF | 8.200 pF | 82.000 pF | 820.000 pF | 8,2 microF |

6.4 Thermal Information

| THERMAL METRIC ⁽¹⁾ | | LF155, LF156, LF355, LF357 | | | LF356 | UNIT |
|-------------------------------|--|----------------------------|----------|-------------|----------|------|
| | | P (PDIP) | D (SOIC) | LMC (TO-99) | P (PDIP) | |
| | | 8 PINS | 8 PINS | 8 PINS | 8 PINS | |
| R _{θJA} | Junction-to-ambient thermal resistance | 130 | 195 | — | 55.2 | °C/W |
| | Still Air | — | — | 160 | — | |
| | 400 LF/Min Air Flow | — | — | 65 | — | |
| R _{θJC(top)} | Junction-to-case (top) thermal resistance | — | — | 23 | 44.5 | °C/W |
| R _{θJB} | Junction-to-board thermal resistance | — | — | — | 32.4 | °C/W |
| ψ _{JT} | Junction-to-top characterization parameter | — | — | — | 21.7 | °C/W |
| ψ _{JB} | Junction-to-board characterization parameter | — | — | — | 32.3 | °C/W |

(1) For more information about traditional and new thermal metrics, see the *Semiconductor and IC Package Thermal Metrics* application report, [SPRA953](#).

6.5 AC Electrical Characteristics, T_A = T_J = 25°C, V_S = ±15 V

| PARAMETER | | TEST CONDITIONS | | MIN | TYP | MAX | UNIT | |
|-----------------|---------------------------------------|---------------------------|---------------|---------------|------|--------|--------|--------|
| SR | Slew Rate | LF15x: A _V = 1 | LFx55 | | 5 | | V/μs | |
| | | | LFx56, LF356B | | 7.5 | | | |
| | | | LFx56, LF356B | | 12 | | | |
| | | LF357: A _V = 5 | LFx57 | | 50 | | | |
| GBW | Gain Bandwidth Product | LFx55 | | | 2.5 | | MHz | |
| | | LFx56, LF356B | | | 5 | | | |
| | | LFx57 | | | 20 | | | |
| t _s | Settling Time to 0.01% ⁽¹⁾ | LFx55 | | | 4 | | μs | |
| | | LFx56, LF356B | | | 1.5 | | | |
| | | LFx57 | | | 1.5 | | | |
| e _n | Equivalent Input Noise Voltage | R _S = 100 Ω | f = 100 Hz | LFx55 | | 25 | nV/√Hz | |
| | | | | LFx56, LF356B | | 15 | | |
| | | | | LFx57 | | 15 | | |
| | | | f = 1000 Hz | LFx55 | | 20 | | nV/√Hz |
| | | | | LFx56, LF356B | | 12 | | |
| | | | | LFx57 | | 12 | | |
| i _n | Equivalent Input Current Noise | f = 100 Hz | LFx55 | | 0.01 | pA/√Hz | | |
| | | | LFx56, LF356B | | | | | |
| | | | LFx57 | | | | | |
| | | f = 1000 Hz | LFx55 | | 0.01 | | pA/√Hz | |
| | | | LFx56, LF356B | | | | | |
| | | | LFx57 | | | | | |
| C _{IN} | Input Capacitance | LFx55 | | | 3 | pF | | |
| | | LFx56, LF356B | | | | | | |
| | | LFx57 | | | | | | |

(1) Settling time is defined here, for a unity gain inverter connection using 2-kΩ resistors for the LF15x. It is the time required for the error voltage (the voltage at the inverting input pin on the amplifier) to settle to within 0.01% of its final value from the time a 10-V step input is applied to the inverter. For the LF357, A_V = -5, the feedback resistor from output to input is 2 kΩ and the output step is 10 V (See [Settling Time Test Circuit](#)).

6.17 Electrical Characteristics: TL07xH

For $V_S = (V_{CC+}) - (V_{CC-}) = 4.5 \text{ V to } 40 \text{ V}$ ($\pm 2.25 \text{ V to } \pm 20 \text{ V}$) at $T_A = 25^\circ\text{C}$, $R_L = 10 \text{ k}\Omega$ connected to $V_S / 2$, $V_{CM} = V_S / 2$, and $V_{OUT} = V_S / 2$, unless otherwise noted.

| PARAMETER | | TEST CONDITIONS | | MIN | TYP | MAX | UNIT |
|----------------------------|--|---|---|---|--------------------|-------------|--------------------------------------|
| OFFSET VOLTAGE | | | | | | | |
| V_{OS} | Input offset voltage | | | | ± 1 | ± 4 | mV |
| | | | | $T_A = -40^\circ\text{C to } 125^\circ\text{C}$ | | ± 5 | |
| dV_{OS}/dT | Input offset voltage drift | | | | ± 2 | | $\mu\text{V}/^\circ\text{C}$ |
| PSRR | Input offset voltage versus power supply | $V_S = 5 \text{ V to } 40 \text{ V}$, $V_{CM} = V_S / 2$ | $T_A = -40^\circ\text{C to } 125^\circ\text{C}$ | | ± 1 | ± 10 | $\mu\text{V}/\text{V}$ |
| | | | | Channel separation | $f = 0 \text{ Hz}$ | | 10 |
| INPUT BIAS CURRENT | | | | | | | |
| I_B | Input bias current | | | | ± 1 | ± 120 | pA |
| | | | | DCK and DBV packages | ± 1 | ± 300 | pA |
| | | | | $T_A = -40^\circ\text{C to } 125^\circ\text{C}^{(1)}$ | | ± 5 | nA |
| I_{OS} | Input offset current | | | | ± 0.5 | ± 120 | pA |
| | | | | DCK and DBV packages | ± 0.5 | ± 250 | pA |
| | | | | $T_A = -40^\circ\text{C to } 125^\circ\text{C}^{(1)}$ | | ± 5 | nA |
| NOISE | | | | | | | |
| E_N | Input voltage noise | $f = 0.1 \text{ Hz to } 10 \text{ Hz}$ | | | 9.2 | | μV_{PP} |
| | | | | | 1.4 | | μV_{RMS} |
| e_N | Input voltage noise density | $f = 1 \text{ kHz}$ | | | 37 | | $\text{nV}/\sqrt{\text{Hz}}$ |
| | | $f = 10 \text{ kHz}$ | | | 21 | | |
| i_N | Input current noise | $f = 1 \text{ kHz}$ | | | 80 | | $\text{fA}/\sqrt{\text{Hz}}$ |
| INPUT VOLTAGE RANGE | | | | | | | |
| V_{CM} | Common-mode voltage range | | | $(V_{CC-}) + 1.5$ | | (V_{CC+}) | V |
| CMRR | Common-mode rejection ratio | $V_S = 40 \text{ V}$, $(V_{CC-}) + 2.5 \text{ V} < V_{CM} < (V_{CC+}) - 1.5 \text{ V}$ | | 100 | 105 | | dB |
| CMRR | Common-mode rejection ratio | | $T_A = -40^\circ\text{C to } 125^\circ\text{C}$ | | 95 | | dB |
| CMRR | Common-mode rejection ratio | $V_S = 40 \text{ V}$, $(V_{CC-}) + 2.5 \text{ V} < V_{CM} < (V_{CC+})$ | | 90 | 105 | | dB |
| CMRR | Common-mode rejection ratio | | $T_A = -40^\circ\text{C to } 125^\circ\text{C}$ | | 80 | | dB |
| INPUT CAPACITANCE | | | | | | | |
| Z_{ID} | Differential | | | | $100 \parallel 2$ | | $\text{M}\Omega \parallel \text{pF}$ |
| Z_{ICM} | Common-mode | | | | $6 \parallel 1$ | | $\text{T}\Omega \parallel \text{pF}$ |
| OPEN-LOOP GAIN | | | | | | | |
| A_{OL} | Open-loop voltage gain | $V_S = 40 \text{ V}$, $V_{CM} = V_S / 2$, $(V_{CC-}) + 0.3 \text{ V} < V_O < (V_{CC+}) - 0.3 \text{ V}$ | $T_A = -40^\circ\text{C to } 125^\circ\text{C}$ | 118 | 125 | | dB |
| A_{OL} | Open-loop voltage gain | $V_S = 40 \text{ V}$, $V_{CM} = V_S / 2$, $R_L = 2 \text{ k}\Omega$, $(V_{CC-}) + 1.2 \text{ V} < V_O < (V_{CC+}) - 1.2 \text{ V}$ | $T_A = -40^\circ\text{C to } 125^\circ\text{C}$ | 115 | 120 | | dB |
| FREQUENCY RESPONSE | | | | | | | |
| GBW | Gain-bandwidth product | | | | 5.25 | | MHz |
| SR | Slew rate | $V_S = 40 \text{ V}$, $G = +1$, $C_L = 20 \text{ pF}$ | | | 20 | | V/ μs |
| t_s | Settling time | To 0.1%, $V_S = 40 \text{ V}$, $V_{STEP} = 10 \text{ V}$, $G = +1$, $C_L = 20 \text{ pF}$ | | | 0.63 | | μs |
| | | To 0.1%, $V_S = 40 \text{ V}$, $V_{STEP} = 2 \text{ V}$, $G = +1$, $C_L = 20 \text{ pF}$ | | | 0.56 | | |
| | | To 0.01%, $V_S = 40 \text{ V}$, $V_{STEP} = 10 \text{ V}$, $G = +1$, $C_L = 20 \text{ pF}$ | | | 0.91 | | |
| | | To 0.01%, $V_S = 40 \text{ V}$, $V_{STEP} = 2 \text{ V}$, $G = +1$, $C_L = 20 \text{ pF}$ | | | 0.48 | | |
| | Phase margin | $G = +1$, $R_L = 10 \text{ k}\Omega$, $C_L = 20 \text{ pF}$ | | | 56 | | $^\circ$ |
| | Overload recovery time | $V_{IN} \times \text{gain} > V_S$ | | | 300 | | ns |

6.5 Electrical Characteristics: μ A741Y

at specified virtual junction temperature, $V_{CC\pm} = \pm 15$ V, $T_A = 25^\circ\text{C}$ (unless otherwise noted)⁽¹⁾

| PARAMETER | | TEST CONDITIONS ⁽²⁾ | MIN | TYP | MAX | UNIT |
|-----------------------------|--|----------------------------------|----------|----------|----------|-----------------|
| V_{IO} | Input offset voltage | $V_O = 0$ | | 1 | 5 | mV |
| $\Delta V_{IO(\text{adj})}$ | Offset voltage adjust range | $V_O = 0$ | | ± 15 | | mV |
| I_{IO} | Input offset current | $V_O = 0$ | | 20 | 200 | nA |
| I_{IB} | Input bias current | $V_O = 0$ | | 80 | 500 | nA |
| V_{ICR} | Common-mode input voltage range | | ± 12 | ± 13 | | V |
| V_{OM} | Maximum peak output voltage swing | $R_L = 10$ k Ω | ± 12 | ± 14 | | V |
| | | $R_L = 2$ k Ω | ± 10 | ± 13 | | |
| A_{VD} | Large-signal differential voltage amplification | $R_L \geq 2$ k Ω | 20 | 200 | | V/mV |
| r_i | Input resistance | | 0.3 | 2 | | M Ω |
| r_o | Output resistance | $V_O = 0$; see ⁽¹⁾ | | 75 | | Ω |
| C_i | Input capacitance | | | 1.4 | | pF |
| CMRR | Common-mode rejection ratio | $V_{IC} = V_{ICR\text{min}}$ | 70 | 90 | | dB |
| k_{SVS} | Supply voltage sensitivity ($\Delta V_{IO}/\Delta V_{CC}$) | $V_{CC} = \pm 9$ V to ± 15 V | | 30 | 150 | $\mu\text{V/V}$ |
| I_{OS} | Short-circuit output current | | | ± 25 | ± 40 | mA |
| I_{CC} | Supply current | $V_O = 0$; no load | | 1.7 | 2.8 | mA |
| P_D | Total power dissipation | $V_O = 0$; no load | | 50 | 85 | mW |

(1) This typical value applies only at frequencies above a few hundred hertz because of the effects of drift and thermal feedback.

(2) All characteristics are measured under open-loop conditions with zero common-mode voltage unless otherwise specified.

6.6 Switching Characteristics: μ A741C

over operating free-air temperature range, $V_{CC\pm} = \pm 15$ V, $T_A = 25^\circ\text{C}$ (unless otherwise noted)

| PARAMETER | | TEST CONDITIONS | MIN | TYP | MAX | UNIT |
|-----------|-------------------------|--|-----|-----|-----|------------------|
| t_r | Rise time | $V_I = 20$ mV, $R_L = 2$ k Ω | | 0.3 | | μs |
| | Overshoot factor | $C_L = 100$ pF; see Figure 1 | | 5% | | |
| SR | Slew rate at unity gain | $V_I = 10$ V, $R_L = 2$ k Ω $C_L = 100$ pF; see Figure 1 | | 0.5 | | V/ μs |

6.7 Switching Characteristics: μ A741Y

over operating free-air temperature range, $V_{CC\pm} = \pm 15$ V, $T_A = 25^\circ\text{C}$ (unless otherwise noted)

| PARAMETER | | TEST CONDITIONS | MIN | TYP | MAX | UNIT |
|-----------|-------------------------|--|-----|-----|-----|------------------|
| t_r | Rise time | $V_I = 20$ mV, $R_L = 2$ k Ω | | 0.3 | | μs |
| | Overshoot factor | $C_L = 100$ pF; see Figure 1 | | 5% | | |
| SR | Slew rate at unity gain | $V_I = 10$ V, $R_L = 2$ k Ω $C_L = 100$ pF; see Figure 1 | | 0.5 | | V/ μs |

LM1875 20W Audio Power Amplifier

Check for Samples: [LM1875](#)


FEATURES

- Up to 30 Watts Output Power
- A_{VO} Typically 90 dB
- Low Distortion: 0.015%, 1 kHz, 20 W
- Wide Power Bandwidth: 70 kHz
- Protection for AC and DC Short Circuits to Ground
- Thermal Protection with Parole Circuit
- High Current Capability: 4A
- Wide Supply Range 16V-60V
- Internal Output Protection Diodes
- 94 dB Ripple Rejection
- Plastic Power Package TO-220

APPLICATIONS

- High Performance Audio Systems
- Bridge Amplifiers
- Stereo Phonographs
- Servo Amplifiers
- Instrument Systems

Connection Diagram



**Figure 1. NDH0005D, KC0005A,
NEB0005E, NEB0005B,
Front View**

DESCRIPTION

The LM1875 is a monolithic power amplifier offering very low distortion and high quality performance for consumer audio applications.

The LM1875 delivers 20 watts into a 4Ω or 8Ω load on ±25V supplies. Using an 8Ω load and ±30V supplies, over 30 watts of power may be delivered. The amplifier is designed to operate with a minimum of external components. Device overload protection consists of both internal current limit and thermal shutdown.

The LM1875 design takes advantage of advanced circuit techniques and processing to achieve extremely low distortion levels even at high output power levels. Other outstanding features include high gain, fast slew rate and a wide power bandwidth, large output voltage swing, high current capability, and a very wide supply range. The amplifier is internally compensated and stable for gains of 10 or greater.




Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

All trademarks are the property of their respective owners.

PRODUCTION DATA information is current as of publication date. Products conform to specifications per the terms of the Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

Copyright © 2004, Texas Instruments Incorporated

Typical Applications



These devices have limited built-in ESD protection. The leads should be shorted together or the device placed in conductive foam during storage or handling to prevent electrostatic damage to the MOS gates.

Absolute Maximum Ratings⁽¹⁾

| | | |
|----------------------|-------------------------|-------------------------------------|
| Supply Voltage | | 60V |
| Input Voltage | | -V _{EE} to V _{CC} |
| Storage Temperature | | -65°C to +150°C |
| Junction Temperature | | 150°C |
| Lead Temperature | (Soldering, 10 seconds) | 260°C |
| | θ _{JC} | 3°C |
| | θ _{JA} | 73°C |

(1) Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. Operating Ratings indicate conditions for which the device is functional, but do not ensure specific performance limits.

Electrical Characteristics

$V_{CC}=+25V$, $-V_{EE}=-25V$, $T_{AMBIENT}=25^{\circ}C$, $R_L=8\Omega$, $A_V=20$ (26 dB), $f_o=1$ kHz, unless otherwise specified.

| Parameter | Conditions | Typical | Tested Limits | Units |
|--------------------------------|--|-----------|---------------|---------------|
| Supply Current | $P_{OUT}=0W$ | 70 | 100 | mA |
| Output Power ⁽¹⁾ | THD=1% | 25 | | W |
| THD ⁽¹⁾ | $P_{OUT}=20W$, $f_o=1$ kHz | 0.015 | | % |
| | $P_{OUT}=20W$, $f_o=20$ kHz | 0.05 | 0.4 | % |
| | $P_{OUT}=20W$, $R_L=4\Omega$, $f_o=1$ kHz | 0.022 | | % |
| | $P_{OUT}=20W$, $R_L=4\Omega$, $f_o=20$ kHz | 0.07 | 0.6 | % |
| Offset Voltage | | ± 1 | ± 15 | mV |
| Input Bias Current | | ± 0.2 | ± 2 | μA |
| Input Offset Current | | 0 | ± 0.5 | μA |
| Gain-Bandwidth Product | $f_o=20$ kHz | 5.5 | | MHz |
| Open Loop Gain | DC | 90 | | dB |
| PSRR | V_{CC} , 1 kHz, 1 Vrms | 95 | 52 | dB |
| | V_{EE} , 1 kHz, 1 Vrms | 83 | 52 | dB |
| Max Slew Rate | 20W, 8 Ω , 70 kHz BW | 8 | | V/ μs |
| Current Limit | $V_{OUT} = V_{SUPPLY} - 10V$ | 4 | 3 | A |
| Equivalent Input Noise Voltage | $R_S=600\Omega$, CCIR | 3 | | μV_{rms} |

- (1) Assumes the use of a heat sink having a thermal resistance of $1^{\circ}C/W$ and no insulator with an ambient temperature of $25^{\circ}C$. Because the output limiting circuitry has a negative temperature coefficient, the maximum output power delivered to a 4Ω load may be slightly reduced when the tab temperature exceeds $55^{\circ}C$.

Typical Applications For Single Supply Operation




Figure 2.